GT Transceiver的回环模式

回环模式是transceiver数据通路的专门配置，其中数据流被折返到源头。通常情况下，传输一个特定的数据流，然后进行比较以检查错误。下图说明了一个具有四种不同回环模式的回环测试配置。

回环测试模式可分为两大类：

• 近端环回模式在最接近数据发生器的收发器中回环传输数据。在进入和退出近端PMA环回后，需要进行GTRXRESET。
• 远端环回模式在链路远端的收发器中回环接收数据。

回环测试可以在开发过程中使用，也可以在实际工程中用于故障隔离。使用的traffic类型可以是application traffic pattern 或专门的伪随机比特序列。每个GTX/GTH收发器都有一个内置的PRBS发生器和检查器。

注：这里的traffic指的是用于环回的数据类型，一般是PRBS数据，怎么准确翻译，我也拿不准。

每个GTX/GTH收发器都有几种回环模式，以方便测试。

1. 近端PCS回环

如上图的路径1，即表示近端PCS回环。

RX弹性buffer必须被启用，RX_XCLK_SEL必须被设置为RXREC，以便近端PCS环回功能正常。在近端PCS环回时，RX XCLK域由TX PMA并行时钟（TX XCLK）提供时钟。如果RXOUTCLK用于为FPGA逻辑提供时钟，并且在正常操作期间将RXOUTCLKSEL设置为RXOUTCLKPMA，那么在将GTX/GTH收发器放入近端PCS环回时，必须改变这两项中的一项。

• 设置RXOUTCLKSEL来选择RXOUTCLKPCS，或
• 设置RXCDRHOLD = 1’b1

上述对于回环模式的介绍中，几个属性参数需要介绍，例如：
RX_XCLK_SEL，RXREC，对于二者的介绍如下：

RX_XCLK_SEL选择用于驱动RX并行时钟域（XCLK）的时钟源。

RXREC: 选择RX恢复的时钟作为XCLK的来源。在使用RX弹性缓冲器时使用。

RXUSR: 选择RXUSRCLK作为XCLK的来源。在绕过RX弹性缓冲器时使用。

这时就能理解近端PCS回环，为什么该属性要设置为RXREC了，因为近端PCS回环需要使用弹性Buffer，那就需选择RX恢复时钟作为XCLK的来源。

至于RXOUTCLKSEL也该忘得差不多了，我们在RXOUTCLK的来源时讲过这个信号，用来选择RXOUTCLK的来源：

1. 近端PMA回环

如上述路径2，在进入和退出近端PMA环回后，需要进行GTRXRESET。

1. 远端PMA回环

如上述路径3，为了使远端PMA环回功能正常，TX buffer必须被启用，TX_XCLK_SEL必须被设置为TXOUT。在远端PMA环回时，TX缓冲器的写入端由RX PMA并行时钟（RX XCLK）提供时钟。必须通过将TXPIPPMEN端口设置为1’b0和TXPIPPMSEL端口设置为1’b0来禁用TX相位插补器PPM控制器。在进入和退出远端PMA环回后，需要进行GTTXRESET。

1. 远端PCS回环

如上述路径4，如果不使用时钟校正，远端PCS环回中的收发器必须使用作为环回数据来源的收发器所使用的相同参考时钟。无论是否使用时钟校正，TXUSRCLK和RXUSRCLK端口必须由同一时钟资源（BUFG、BUFR或BUFH）驱动。当通道中的两个或任一gearbox都被启用时，不支持远端PCS环回。

回环模式的选择由端口LOOPBACK决定：

• GT Transceiver的电源控制
• GT Transceiver的复位与初始化（4）RX初始化和复位流程
• GT Transceiver的复位与初始化（3）TX初始化和复位流程
• GT Transceiver的复位与初始化（2）CPLL复位以及QPLL复位
• GT Transceiver的复位与初始化（1）Transceiver复位的两种类型和两种模式
• GT Transceiver中的重要时钟及其关系（10）RXOUTCLK的来源及其生成
• GT Transceiver中的重要时钟及其关系（9）RXUSERCLK和RXUSER_CLK2的生成
• GT Transceiver中的重要时钟及其关系（8）TXOUTCLK的来源及其产生
• GT Transceiver中的重要时钟及其关系（7）TXUSRCLK以及TXUSRCLK2的产生
• FPGA 核和FPGA Fabric的区别是什么？
• GT Transceiver中的重要时钟及其关系（6）TXUSRCLK以及TXUSRCLK2的用途与关系
• GT Transceiver中的重要时钟及其关系（5）QPLL的工作原理介绍
• GT Transceiver中的重要时钟及其关系（4）CPLL的工作原理介绍
• GT Transceiver中的重要时钟及其关系（3）多个外部参考时钟使用模型
• GT Transceiver中的重要时钟及其关系（2）单个外部参考时钟使用模型
• GT Transceiver中的重要时钟及其关系（1）GT Transceiver参考时钟
• FPGA的设计艺术（11）FPGA的构建过程
• FPGA的设计艺术（8）最佳的FPGA开发实践之严格遵循过程
• GT Transceiver的总体架构梳理
• Vivado中用于时钟操作的几个Tcl命令
• 高速串行总线设计基础（六）揭秘SERDES高速面纱之数据包与参考时钟要求
• 高速串行总线设计基础（八）揭秘SERDES高速面纱之CML电平标准与预加重技术
• FPGA基础知识极简教程（1）从布尔代数到触发器
• FPGA基础知识极简教程（7）详解亚稳态与跨时钟域传输
• 静态时序分析中的四类时序路径
• 时序分析中的关键术语
• 高速串行总线设计基础（一）同步时序模型介绍
• 高速串行总线设计基础（四）眼图的形成原理
• FPGA设计心得（10）关于行为仿真的一点观点
• Vivado如何计算关键路径的保持时间裕量？
• Vivado如何计算关键路径的建立时间裕量？（实践篇）
• Vivado如何计算关键路径的建立时间裕量？（理论分析篇）
• TCL中Ports/Pins/Nets/Cells/Clocks之间的交互关系？
• TCL中关于Nets的一些用法？
• TCL中关于Cells的一些使用方法？
• TCL中关于Pins的一些使用方法？
• TCL中关于管脚（Ports）的一些使用方法？
• 逻辑设计中复位的稳妥处理方法？
• 逻辑设计中需要显式地使用IBUF以及OBUF类似的原语吗？
• FPGA的设计艺术（1）FPGA的硬件架构