- 此问题在此处已有答案**：
Can you directly access the cache using assembly?（3个答案）
View cpu cache contents in x86 architectures（2个答案）
Are CPU registers and CPU cache different? [closed]（3个答案）
5小时前关门了。
使用mov rax, [rsi]指令时，rsi的地址是否可以指向L1 cache？或者，在评估此指令时，L1 cache命中是否可能失败，并指向L2 cache？
1条答案
按热度按时间dsekswqp1#
否，因为该高速缓存中的地址与RAM中的地址相同。内存从RAM加载到高速缓存中，CPU从高速缓存加载值。当写入内存时，将其写入高速缓存，然后RAM控制器将高速缓存与RAM同步。
当CPU将寄存器压入硬件辅助堆栈时，这些内存作为CPU字进入RAM，最终进入堆栈帧，但没有确定的跨平台方法可以精确计算它在内存中的位置。