我试图找到有关的信息，整数和浮点功能单元的处理器zen 3架构的AMD。
以及整数和浮点（单精度和双精度）加法和乘法的发布时间（两次操作之间的最小时间）和延迟。
我正在使用这个链接的architecture。它开始在第241页的禅宗3的细节。
这是instruction infos的链接，从第113页开始。
我已经通过uops.info了解了更多的指令延迟。
我也读过hack.md
我不能100%确定我收集的信息是否正确。我心目中的处理器是锐龙7 5700 X，以下是我收集的：
===1===
4个整数ALU FU（乘/除只使用4选1）& 2个分支单元& 3个地址生成单元（平均每个时钟周期可以执行6条整数指令，只要它们都是不同类型的）
6个浮点FU（包括2个乘法/加法和2个进一步加法），2个地址生成单元
===2===
IADD的问题/延迟：L1语言
IMUL的问题/延迟：第三语言第三语言
FADD的问题/延迟：L3或L 6（来自uops，不确定从哪里获取发布时间）
FMUL的问题/延迟：L3或L 6（来自uops，不确定从哪里获取发布时间）
不确定为浮点收集的数据是单精度还是双精度
===3===
融合乘法和加法的L4吞吐量为2 FADD、2 FMUL。简单整数指令的吞吐量为4
我认为第1点中的信息是正确的。但是，我无法确认第2部分中的延迟，我也无法找到这些说明的发布时间。我希望得到一些帮助，以验证我收集的信息，以及如何/在哪里可以找到第2部分所需的数据。
我已尝试阅读PDF（Zen 3部分）以及uops.info以收集数据，但我不确定我理解的内容是否正确，并希望获得帮助以澄清我的误解。