所有平台欢迎,请指定您的答案的平台。类似的问题:How to programmatically get the CPU cache page size in C++?
9bfwbjaz1#
在Windows平台上:从https://devblogs.microsoft.com/oldnewthing/20091208-01/?p=15733GetLogicalProcessorInformation函数将给予系统使用的逻辑处理器的特征。您可以遍历函数返回的SYSTEM_LOGICAL_LOGICAL_INFORMATION,查找类型为缓存的条目。每个这样的条目都包含一个ProcessorMask,它告诉您该条目适用于哪个处理器,在CACHE_PROTECTOR中,它告诉您正在描述的缓存类型以及该缓存的该高速缓存行有多大。
dly7yett2#
ARMv 6及以上版本具有 * C0 * 或该高速缓存类型寄存器。但是,它仅在特权模式下可用。例如,从Cortex™-A8 Technical Reference Manual:该高速缓存类型寄存器的用途是确定指令和数据缓存的最小行长度(以字节为单位),以使一系列地址无效。该高速缓存类型寄存器为:
C0
该高速缓存类型寄存器的内容取决于具体的实现。图3-2显示了该高速缓存类型寄存器的位排列.不要假设ARM处理器有缓存(显然,有些可以配置为没有缓存)。确定它的标准方法是通过 * C0 *。来自ARM ARM,第B6-6页:从ARMv 6开始,系统控制协处理器缓存类型寄存器是定义L1缓存的强制方法,参见第B6-14页的缓存类型寄存器。这也是该体系结构早期变体的推荐方法。此外,第B6-12页的附加缓存级别的注意事项描述了支持2级缓存的体系结构指南。
k4ymrczo3#
您也可以尝试通过测量一些时间来以编程方式执行此操作。显然,它不会总是像cpuid之类的那样精确,但它更便携。ATLAS是在配置阶段完成的,你可能想看看:http://math-atlas.sourceforge.net/
bvjveswy4#
在Linux上(使用相当新的内核),您可以从/sys中获取以下信息:
/sys/devices/system/cpu/cpu0/cache/
此目录为每个级别的缓存都提供了一个索引。每个目录都包含以下文件:
coherency_line_size level number_of_sets physical_line_partition shared_cpu_list shared_cpu_map size type ways_of_associativity
这为您提供了更多关于该高速缓存的信息,包括缓存行大小(coherency_line_size)以及哪些CPU共享该缓存。这在使用共享数据进行多线程编程时非常有用(如果共享数据的线程也共享缓存,则会获得更好的结果)。
coherency_line_size
bmp9r5qi5#
在Linux上,请查看sysconf(3)。
sysconf (_SC_LEVEL1_DCACHE_LINESIZE)
您也可以使用getconf从命令行获取它:
$ getconf LEVEL1_DCACHE_LINESIZE 64
blpfk2vs6#
我一直在研究一些缓存行的东西,需要写一个跨平台的函数。我把它提交给了github的https://github.com/NickStrupat/CacheLineSize仓库,或者你可以使用下面的源代码。你想怎么处理都行。
#ifndef GET_CACHE_LINE_SIZE_H_INCLUDED #define GET_CACHE_LINE_SIZE_H_INCLUDED // Author: Nick Strupat // Date: October 29, 2010 // Returns the cache line size (in bytes) of the processor, or 0 on failure #include <stddef.h> size_t cache_line_size(); #if defined(__APPLE__) #include <sys/sysctl.h> size_t cache_line_size() { size_t line_size = 0; size_t sizeof_line_size = sizeof(line_size); sysctlbyname("hw.cachelinesize", &line_size, &sizeof_line_size, 0, 0); return line_size; } #elif defined(_WIN32) #include <stdlib.h> #include <windows.h> size_t cache_line_size() { size_t line_size = 0; DWORD buffer_size = 0; DWORD i = 0; SYSTEM_LOGICAL_PROCESSOR_INFORMATION * buffer = 0; GetLogicalProcessorInformation(0, &buffer_size); buffer = (SYSTEM_LOGICAL_PROCESSOR_INFORMATION *)malloc(buffer_size); GetLogicalProcessorInformation(&buffer[0], &buffer_size); for (i = 0; i != buffer_size / sizeof(SYSTEM_LOGICAL_PROCESSOR_INFORMATION); ++i) { if (buffer[i].Relationship == RelationCache && buffer[i].Cache.Level == 1) { line_size = buffer[i].Cache.LineSize; break; } } free(buffer); return line_size; } #elif defined(linux) #include <stdio.h> size_t cache_line_size() { FILE * p = 0; p = fopen("/sys/devices/system/cpu/cpu0/cache/index0/coherency_line_size", "r"); unsigned int i = 0; if (p) { fscanf(p, "%d", &i); fclose(p); } return i; } #else #error Unrecognized platform #endif #endif
polkgigr7#
在x86上,您可以将CPUID指令与函数2一起使用,以确定该高速缓存和TLB的各种属性。解析函数2的输出有些复杂,因此请参阅Intel Processor Identification and the CPUID Instruction(PDF)的3.1.3节。要从C/C++代码中获取此数据,您需要使用内联汇编、编译器内部函数或调用外部汇编函数来执行CPUID指令。
gwbalxhn8#
如果你使用的是SDL 2,你可以使用这个函数:
int SDL_GetCPUCacheLineSize(void);
它返回L1缓存行的大小(以字节为单位)。在我的x86_64机器上,运行以下代码片段:
printf("CacheLineSize = %d",SDL_GetCPUCacheLineSize());
生产CacheLineSize = 64我知道我来晚了,但只是为以后的访客补充信息。SDL文档目前说返回的数字以KB为单位,但实际上是以字节为单位。
CacheLineSize = 64
ct2axkht9#
从C++17开始可以使用std::hardware_destructive_interference_size。其定义为:两个对象之间的最小偏移量,以避免错误共享。保证至少为(std::max_align_t)的1/4
9条答案
按热度按时间9bfwbjaz1#
在Windows平台上:
从https://devblogs.microsoft.com/oldnewthing/20091208-01/?p=15733
GetLogicalProcessorInformation函数将给予系统使用的逻辑处理器的特征。您可以遍历函数返回的SYSTEM_LOGICAL_LOGICAL_INFORMATION,查找类型为缓存的条目。每个这样的条目都包含一个ProcessorMask,它告诉您该条目适用于哪个处理器,在CACHE_PROTECTOR中,它告诉您正在描述的缓存类型以及该缓存的该高速缓存行有多大。
dly7yett2#
ARMv 6及以上版本具有 *
C0
* 或该高速缓存类型寄存器。但是,它仅在特权模式下可用。例如,从Cortex™-A8 Technical Reference Manual:
该高速缓存类型寄存器的用途是确定指令和数据缓存的最小行长度(以字节为单位),以使一系列地址无效。
该高速缓存类型寄存器为:
该高速缓存类型寄存器的内容取决于具体的实现。图3-2显示了该高速缓存类型寄存器的位排列.
不要假设ARM处理器有缓存(显然,有些可以配置为没有缓存)。确定它的标准方法是通过 *
C0
*。来自ARM ARM,第B6-6页:从ARMv 6开始,系统控制协处理器缓存类型寄存器是定义L1缓存的强制方法,参见第B6-14页的缓存类型寄存器。这也是该体系结构早期变体的推荐方法。此外,第B6-12页的附加缓存级别的注意事项描述了支持2级缓存的体系结构指南。
k4ymrczo3#
您也可以尝试通过测量一些时间来以编程方式执行此操作。显然,它不会总是像cpuid之类的那样精确,但它更便携。ATLAS是在配置阶段完成的,你可能想看看:
http://math-atlas.sourceforge.net/
bvjveswy4#
在Linux上(使用相当新的内核),您可以从/sys中获取以下信息:
此目录为每个级别的缓存都提供了一个索引。每个目录都包含以下文件:
这为您提供了更多关于该高速缓存的信息,包括缓存行大小(
coherency_line_size
)以及哪些CPU共享该缓存。这在使用共享数据进行多线程编程时非常有用(如果共享数据的线程也共享缓存,则会获得更好的结果)。bmp9r5qi5#
在Linux上,请查看sysconf(3)。
您也可以使用getconf从命令行获取它:
blpfk2vs6#
我一直在研究一些缓存行的东西,需要写一个跨平台的函数。我把它提交给了github的https://github.com/NickStrupat/CacheLineSize仓库,或者你可以使用下面的源代码。你想怎么处理都行。
polkgigr7#
在x86上,您可以将CPUID指令与函数2一起使用,以确定该高速缓存和TLB的各种属性。解析函数2的输出有些复杂,因此请参阅Intel Processor Identification and the CPUID Instruction(PDF)的3.1.3节。
要从C/C++代码中获取此数据,您需要使用内联汇编、编译器内部函数或调用外部汇编函数来执行CPUID指令。
gwbalxhn8#
如果你使用的是SDL 2,你可以使用这个函数:
它返回L1缓存行的大小(以字节为单位)。
在我的x86_64机器上,运行以下代码片段:
生产
CacheLineSize = 64
我知道我来晚了,但只是为以后的访客补充信息。SDL文档目前说返回的数字以KB为单位,但实际上是以字节为单位。
ct2axkht9#
从C++17开始可以使用std::hardware_destructive_interference_size。
其定义为:
两个对象之间的最小偏移量,以避免错误共享。保证至少为(std::max_align_t)的1/4