问题是您的文件内容不能很好地与Verilog $fscanf一起工作。
%s基本上读取整行。%s是一个字符串格式规范，其中包括逗号。
如果你不能很容易地改变文件的内容，你需要在Verilog中做很多工作。例如，这段代码将每一行读入2个string变量：

module tb;

string register_name, line, expval;
int i;
initial begin
    int file;
    file = $fopen("file.csv", "r");
    while (!$feof(file)) begin
        $fscanf(file, "%s\n", line);
        register_name = "";
        for (i=0; i<line.len(); i++) begin
            if (line[i] == ",") begin
                break;
            end
            register_name = {register_name, line[i]};
        end
        expval = line.substr(i+1, line.len()-1);
        $display("Register Name: %s, Value: %s", register_name, expval);
    end
end

endmodule

字符串
输出量：

Register Name: REG_1, Value: 0xab4556
Register Name: REG_2, Value: 0x124d

型
如果希望Value被解释为Verilog数字而不是字符串，则需要执行更多的字符串解析和转换。